Compuerta NAND con transistores

Este circuito simula el funcionamiento de una compuerta NAND de dos o más entradas. (hay un diodo por cada entrada: D1, D2, ....Dn)

Funcionamiento de la compuerta NAND con transistores

En la tabla de verdad que se muestra más abajo se muestra el comportamiento de una compuerta NAND, y se observa que la salida estará en niverl lógico "0" cuando todas las entradas tengan un nivel lógico "1". Cualquier otra combinación de entradas ("0" y "1") causará que la salida tenga un nivel lógico "1".

Del diagrama se puede observar que el circuito utiliza dos transistores que trabajan en corte o en saturación.

Tomando el caso en que las dos entradas son "1", los dos diodos no conducirían, pues estarían polarizados en inverso. El transistor Q1 se polariza a través del resistor R1 y entrado en saturación.

La corriente de saturación de del transistor Q1 polariza Q2 y lo satura causando que en la salida, que está en el colector de Q2, aparesca un nivel lógico "0".

Si cualquiera o todas las entradas tienen un nivel lógico "0", la base del transistor no tiene voltaje suficiente para polarizarlo y el transistor Q1 no conduce. Sin la corriente de colector de Q1, no se polariza Q2, este no conduce y la salida tendrá un nivel lógico "1".

Nota: El circuito se alimenta con 5 voltios.

Lista de componentes del circuito

- Q1=Q2: transistores NPN 2N2222 o equivalente
- D1=D2=D4=Dn: diodo semiconductor 1N914 o equivalente
- R1: resistor 2.2K
- R2: resistor 470
- R3: resistor 47K
- R4: resistor 2.7K.